



PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Tetsuya AKIMOTO, et al.

Appln. No.: 09/347,409

Filed: July 6, 1999

Group Art Unit: 2811

Examiner: Unknown

METHOD AND COMPUTER SOFTWARE PRODUCT FOR CALCULATING A NUMERICAL For:

VALUE REPRESENTATIVE OF A PROPERTY OF A CIRCUIT

SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Submitted herewith is a certified copy of the priority document on which a claim to priority was made under 35 U.S.C. § 119. The Examiner is respectfully requested to acknowledge receipt of said priority document.

SUGHRUE, MION, ZINN, MACPEAK & SEAS, PLLC 2100 Pennsylvania Avenue, N.W. Washington, D.C. 20037-3212 Telephone: (202) 293-7060

Facsimile: (202) 293-7860

Enclosures:

Japanese 190685/98

Date:

AUG 2 4 1999

Respectfully submitted,

Registration No. 24, 625

JCNS2700 MAIL ROOM 2800 MAIL ROOM



日

PATENT OFFICE

T. Akimoto et Al 09/347,409 庁 filed July 6, 1999

いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1998年 7月 6日

顒 Application Number:

平成10年特許願第190685号

Applicant (s):


日本電気株式会社

2100 MAIL ROOM

CERTIFIED COPY OF PRIORITY DOCUMENT

TC 2800 MAIL ROOM

1999年 3月 5日



特許庁長官 Commissioner, Patent Office

保佐山文

特平10-190685

【書類名】

特許願

【整理番号】

74210218

【提出日】

平成10年 7月 6日

【あて先】

特許庁長官殿

【国際特許分類】

G01R 31/28

【発明の名称】

遅延計算方法及び遅延値計算プログラムを記録した記録

媒体

【請求項の数】

10

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

秋本 哲也

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

平田 守央

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100071272

【弁理士】

【氏名又は名称】

後藤 洋介

【選任した代理人】

【識別番号】

100077838

【弁理士】

【氏名又は名称】

池田 憲保

【選任した代理人】

【識別番号】

100058413

【弁理士】

【氏名又は名称】 芦田 坦

【手数料の表示】

【予納台帳番号】 012416

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001569

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 遅延計算方法及び遅延値計算プログラムを記録した記録媒体 【特許請求の範囲】

【請求項1】 論理レベル回路を構成する論理ブロック毎に求められる特性値である論理ブロック特性値を基に、コンピュータを用いて前記論理レベル回路全体の特性値である論理レベル回路特性値を計算する特性値計算方法において、

論理ブロックを構成する一部のトランジスタについての特性値を前記論理ブロック特性値とみなす論理ブロック特性値計算段階と、

前記論理ブロック特性値から前記論理レベル回路特性値を計算する段階と を含むことを特徴とする特性値計算方法。

【請求項2】 請求項1記載の特性値計算方法において、前記論理ブロック特性値計算段階は、該論理ブロックの入力及び出力ピンに繋がったトランジスタについての特性値を前記論理ブロック特性値とみなすことを特徴とする特性値計算方法。

【請求項3】 入力ピン及び出力ピンを備える論理ブロックの前記入出力ピン間の遅延値であるピン間遅延値と、当該論理ブロックの出力ピンに接続された当該他の論理ブロックまでの遅延値である配線遅延値を、メモリに格納して当該データをCPUで処理し、ホットキャリア効果に起因する経年変化を考慮して計算する遅延計算方法において、

ホットキャリア効果に起因する経年変化を考慮しないで前記ピン間遅延値及び 配線遅延値を計算する第1の遅延値計算段階と、

前記入力ピン及び出力ピンに接続されたトランジスタの遅延劣化量を計算する 遅延劣化量計算段階と、

前記第1の遅延値計算段階で計算された前記ピン間遅延値及び配線遅延値を、 前記遅延劣化量計算段階で計算された遅延劣化量で修正する第2の遅延値計算段 階と

を含むことを特徴とする遅延計算方法。

【請求項4】 ホットキャリア効果に起因する経年変化を考慮して、入力ピン及び出力ピンを備える論理ブロックの前記入出力ピン間の遅延値であるピン間

遅延値 T_{iopath_aged} と、当該論理ブロックの出力ピンに接続された当該他の論理ブロックまでの遅延値である配線遅延値 $T_{connect_aged}$ をコンピュータを用いて計算する遅延計算方法において、

ピンに繋がれたトランジスタの負荷容量をC [pF]、ピンの入力波形なまりに依存する定数を α 、 β 、ピンに繋がれたトランジスタのチャネル幅をW [μ m] として、入力ピンのストレス量S_{in}及び出力ピンのストレス量S_{out}を、次の式 1

【数1】

$$S = \alpha \left(\frac{C}{W}\right)^{\beta} \quad \dots \neq 1$$

により求めてメモリに記憶する段階と、

ピンの物理構造に依存する定数を γ 、LSIの保証期間を τ [hour]、プロセスに依存する定数を ϵ_1 、 ϵ_2 、及び κ 、ピンの動作周波数を f_{in} [Hz]、絶対温度をT[K]として、入力ピンの遅延劣化量 δ_{in} [%]及び出力ピンの遅延劣化量 δ_{in} [%]を、次の式 2

【数2】

$$\delta = \gamma \times \left(\frac{\tau \times S \times f}{\varepsilon_1 \times e^{\kappa \times T}}\right)^{\frac{1}{\varepsilon_2}} \quad \dots \neq 2$$

により求めてメモリに記憶する段階と、

ホットキャリア効果に起因する経年変化を考慮しない遅延計算方法により求めたピン間遅延値及び配線遅延値を T_{iopath_fresh} [ps]、 $T_{connect_fresh}$ [ps]、入力ピンから出力ピンまでの全遅延のうち入力段及び出力段が占める割合を λ_{in} 及び λ_{out} として、前記ピン間遅延値 T_{iopath_aged} 及び配線遅延値 $T_{connect_aged}$ を、次の式 3

【数3】

$$T_{iopath_aged} = T_{iopath_fresh} \times \{1 + (\lambda_{in} \times \delta_{in} + \lambda_{out} \times \delta_{out})\}$$
 ... \$\pi 3\$

及び次の式4

【数4】

$$T_{connect_aged} = T_{connect_fresh} \times \{1 + (\lambda_{out} \times \delta_{out})\}$$
 ••• \$\frac{1}{2}\$

により求める段階と

を含むことを特徴とする遅延計算方法。

【請求項5】 ホットキャリア効果に起因する経年変化を考慮して、複数の 論理ブロックにより構成される論理レベル回路の遅延値を計算する遅延計算方法 において、

請求項3及び4のいずれかに記載の遅延計算方法により、前記論理レベル回路 を構成する全ての前記論理ブロックの遅延値を計算する段階と、

全ての前記論理ブロックの遅延値から論理レベル回路の遅延値を求める段階と

を含むことを特徴とする遅延計算方法。

【請求項6】 論理レベル回路を構成する論理ブロック毎に求められる特性値である論理ブロック特性値を基に、前記論理レベル回路全体の特性値である論理レベル回路特性値を計算する特性値計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、

論理ブロックを構成する一部のトランジスタについての特性値を前記論理ブロック特性値とみなす論理ブロック特性値計算処理と、

前記論理ブロック特性値から前記論理レベル回路特性値を計算する処理とをコンピュータに実行させることを特徴とする特性値計算プログラムを記録した記録媒体。

【請求項7】 請求項6記載の特性値計算プログラムを記録した記録媒体に おいて、前記論理ブロック特性値計算処理は、該論理ブロックの入力及び出力ピ ンに繋がったトランジスタについての特性値を前記論理ブロック特性値とみなす ことを特徴とする特性値計算プログラムを記録した記録媒体。

【請求項8】 入力ピン及び出力ピンを備える論理ブロックの前記入出力ピン間の遅延値であるピン間遅延値と、当該論理ブロックの出力ピンに接続された当該他の論理ブロックまでの遅延値である配線遅延値を、ホットキャリア効果に起因する経年変化を考慮して計算する遅延計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、

ホットキャリア効果に起因する経年変化を考慮しないで前記ピン間遅延値及び 配線遅延値を計算する第1の遅延値計算処理と、

前記入力ピン及び出力ピンに接続されたトランジスタの遅延劣化量を計算する 遅延劣化量計算処理と、

前記第1の遅延値計算処理で計算された前記ピン間遅延値及び配線遅延値を、 前記遅延劣化量計算段階で計算された遅延劣化量で修正する第2の遅延値計算処 理と

をコンピュータに実行させることを特徴とする特性値計算プログラムを記録した 記録媒体。

【請求項9】 ホットキャリア効果に起因する経年変化を考慮して、入力ピン及び出力ピンを備える論理ブロックの前記入出力ピン間の遅延値であるピン間遅延値Tiopath_agedと、当該論理ブロックの出力ピンに接続された当該他の論理ブロックまでの遅延値である配線遅延値Tconnect_agedを計算する遅延計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、

ピンに繋がれたトランジスタの負荷容量をC[pF]、ピンの入力波形なまりに依存する定数を α 、 β 、ピンに繋がれたトランジスタのチャネル幅を $W[\mu m]$ として、入力ピンのストレス量 S_{in} 及び出力ピンのストレス量 S_{out} を、次の式1

【数5】

$$S = \alpha \left(\frac{C}{W}\right)^{\beta} \quad \dots \neq 1$$

により求める処理と、

ピンの物理構造に依存する定数を γ 、LSIの保証期間を τ [hour]、プロセスに依存する定数を ϵ_1 、 ϵ_2 、及び κ 、ピンの動作周波数を f_{in} [Hz]、絶対温度をT [K] として、入力ピンの遅延劣化量 δ_{in} [%] 及び出力ピンの遅延劣化量 δ_{out} [%] を、次の式 2

【数6】

$$\delta = \gamma \times \left(\frac{\tau \times S \times f}{\varepsilon_1 \times e^{\kappa \times T}}\right)^{\frac{1}{\varepsilon_2}} \quad \dots \quad \pm 2$$

により求める処理と、

ホットキャリア効果に起因する経年変化を考慮しない遅延計算方法により求めたピン間遅延値及び配線遅延値を T_{iopath_fresh} [ps]、 $T_{connect_fresh}$ [ps]、入力ピンから出力ピンまでの全遅延のうち入力段及び出力段が占める割合を λ_{in} 及び λ_{out} として、前記ピン間遅延値 T_{iopath_aged} 及び配線遅延値 $T_{connect_aged}$ を、次の式 3

【数7】

$$T_{iopath_aged} = T_{iopath_fresh} \times \{1 + (\lambda_{in} \times \delta_{in} + \lambda_{out} \times \delta_{out})\}$$
 ••• \$\pi\$3

及び次の式4

【数8】

$$T_{connect_aged} = T_{connect_fresh} \times \{1 + (\lambda_{out} \times \delta_{out})\}$$
 ••• \$\pi 4\$

により求める処理と

をコンピュータに実行させることを特徴とする特性値計算プログラムを記録した 記録媒体。

【請求項10】 ホットキャリア効果に起因する経年変化を考慮して、複数

の論理ブロックにより構成される論理レベル回路の遅延値を計算する遅延計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、

請求項8及び9のいずれかに記載の遅延値計算プログラムにより、前記論理レベル回路を構成する全ての前記論理ブロックの遅延値を計算する処理と、

全ての前記論理ブロックの遅延値から論理レベル回路の遅延値を求める処理と をコンピュータに実行させることを特徴とする特性値計算プログラムを記録した 記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路の設計に関し、特に、半導体集積回路における信頼性の検証に関する。

[0002]

【従来の技術】

MOSトランジスタの微細化に伴い、ホットエレクトロン効果に起因する遅延 値の経年変化が無視できなくなっている。

[0003]

経年変化を考慮した遅延値の計算では、従来、論理ブロックの入力波形なまり・入力信号周波数等の論理レベル回路の計算から得られる入力ピン情報と、遅延劣化量を定める諸係数等の論理ブロック内部に関する情報からなる入力ピン素子情報とを用いて論理ブロックの遅延値の経年変化量を計算し、得られた結果を用いてネットの遅延計算を実行していた。

[0004]

図6は、遅延劣化量を考慮した論理レベル回路の遅延値を計算する従来の方法である遅延計算方法600を表す図である。論理ブロック毎に、入力ピン情報602、経過年数情報603及び入力ピン素子情報604を基にして遅延劣化量計算605を実行する。この計算を論理レベル回路を構成する全論理ブロックに対して行った結果からネット遅延計算606を実行し、遅延計算結果607を得る

[0005]

【発明が解決しようとする課題】

このように入力ピンに関する情報のみから論理レベル回路のネット遅延計算を 行う従来の遅延計算方法では、トランジスタゲートー段構成のインバータブロッ ク以外の論理ブロックでは、論理ブロックでの遅延計算を単純に論理レベル回路 に適用すると精度が落ちてしまう。

[0006]

一方で、従来の遅延計算方法で精度を保つことも可能だが、このためには、前述のように論理ブロック毎に遅延劣化量を計算するのではなく、論理ブロック内をトランジスタゲートに分解し、各ゲートに対して波形なまりや動作周波数を計算した後に、遅延劣化量を計算しなければならない。即ち、論理レベル回路を構成する全トランジスタそれぞれに対して遅延劣化量の計算を実行する必要があり、従来の遅延計算方法では高い精度と少ない計算量の両立ができなかった。

[0007]

本発明が解決しようとする課題は、ホットエレクトロン効果による遅延値の経 年変化を考慮した遅延計算において、少ない計算量で高い精度の遅延計算を行う ことができる遅延計算方法及び遅延計算プログラムを記録した記録媒体を提供す ることである。

[0008]

【課題を解決するための手段】

上述の課題を解決するために、本発明は以下の方法及び記録媒体を提供する。

[0009]

即ち、本発明によれば、論理レベル回路を構成する論理ブロック毎に求められる特性値である論理ブロック特性値を基に、コンピュータを用いて前記論理レベル回路全体の特性値である論理レベル回路特性値を計算する特性値計算方法において、論理ブロックを構成する一部のトランジスタについての特性値を前記論理ブロック特性値とみなす論理ブロック特性値計算段階と、論理ブロック特性値から論理レベル回路特性値を計算する段階とを含むことを特徴とする特性値計算方法が得られる。

[0010]

また、本発明によれば、上記の特性値計算方法において、論理ブロック特性値 計算段階は、該論理ブロックの入力及び出力ピンに繋がったトランジスタについ ての特性値を論理ブロック特性値とみなすことを特徴とする特性値計算方法が得 られる。

[0011]

また、本発明によれば、入力ピン及び出力ピンを備える論理ブロックの前記入出力ピン間の遅延値であるピン間遅延値と、当該論理ブロックの出力ピンに接続された当該他の論理ブロックまでの遅延値である配線遅延値を、メモリに格納して当該データをCPUで処理し、ホットキャリア効果に起因する経年変化を考慮して計算する遅延計算方法において、ホットキャリア効果に起因する経年変化を考慮しないでピン間遅延値及び配線遅延値を計算する第1の遅延値計算段階と、入力ピン及び出力ピンに接続されたトランジスタの遅延劣化量を計算する遅延劣化量計算段階と、第1の遅延値計算段階で計算されたピン間遅延値及び配線遅延値を、遅延劣化量計算段階で計算された遅延劣化量で修正する第2の遅延値計算段階とを含むことを特徴とする遅延計算方法が得られる。

[0012]

また、本発明によれば、ホットキャリア効果に起因する経年変化を考慮して、 入力ピン及び出力ピンを備える論理ブロックの入出力ピン間の遅延値であるピン間遅延値 T_{iopath_aged} と、当該論理ブロックの出力ピンに接続された当該他の 論理ブロックまでの遅延値である配線遅延値 $T_{connect_aged}$ をコンピュータを用いて計算する遅延計算方法において、ピンに繋がれたトランジスタの負荷容量を C[pF]、ピンの入力波形なまりに依存する定数を α 、 β 、ピンに繋がれたトランジスタのチャネル幅をW $[\mu m]$ として、入力ピンのストレス量 S_{in} 及び出力ピンのストレス量 S_{out} を、次の式 1

[0013]

【数9】

$$S = \alpha \left(\frac{C}{W}\right)^{\beta} \quad \dots \neq 1$$

により求めてメモリに記憶する段階と、ピンの物理構造に依存する定数を γ 、 L S I の保証期間を τ [hour]、プロセスに依存する定数を ϵ_1 、 ϵ_2 、及び κ 、ピンの動作周波数を ϵ_{in} [Hz]、絶対温度を T [K]として、入力ピンの遅延劣化量 δ_{in} [%]及び出力ピンの遅延劣化量 δ_{out} [%]を、次の式 2

【数10】

$$\delta = \gamma \times \left(\frac{\tau \times S \times f}{\varepsilon_1 \times e^{\kappa \times T}}\right)^{\frac{1}{\varepsilon_2}} \quad \dots \neq 2$$

により求めてメモリに記憶する段階と、ホットキャリア効果に起因する経年変化を考慮しない遅延計算方法により求めたピン間遅延値及び配線遅延値を T_{iopath} $_{fresh}$ [ps]、 $T_{connect_fresh}$ [ps]、入力ピンから出力ピンまでの全遅延のうち入力段及び出力段が占める割合を λ_{in} 及び λ_{out} として、前記ピン間遅延値 T_{iopath_aged} 及び配線遅延値 $T_{connect_aged}$ を、次の式 3

【数11】

$$T_{iopath_aged} = T_{iopath_fresh} \times \{1 + (\lambda_{in} \times \delta_{in} + \lambda_{out} \times \delta_{out})\}$$
 ••• \$\frac{1}{2}\$

及び次の式4

【数12】

$$T_{connect_aged} = T_{connect_fresh} \times \{1 + (\lambda_{out} \times \delta_{out})\}$$
 ••• \$\pi 4\$

により求める段階とを含むことを特徴とする遅延計算方法が得られる。

[0017]

また、本発明によれば、ホットキャリア効果に起因する経年変化を考慮して、 複数の論理ブロックにより構成される論理レベル回路の遅延値を計算する遅延計 算方法において、上述の論理ブロックの遅延計算方法により論理レベル回路を構 成する全ての論理ブロックの遅延値を計算する段階と、全ての論理ブロックの遅 延値から論理レベル回路の遅延値を求める段階とを含むことを特徴とする遅延計 算方法が得られる。

[0018]

また、本発明によれば、論理レベル回路を構成する論理ブロック毎に求められる特性値である論理ブロック特性値を基に、前記論理レベル回路全体の特性値である論理レベル回路特性値を計算する特性値計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、論理ブロックを構成する一部のトランジスタについての特性値を論理ブロック特性値とみなす論理ブロック特性値計算処理と、論理ブロック特性値から論理レベル回路特性値を計算する処理とをコンピュータに実行させることを特徴とする特性値計算プログラムを記録した記録媒体が得られる。

[0019]

また、本発明によれば、上述の特性値計算プログラムを記録した記録媒体において、論理ブロック特性値計算処理は、該論理ブロックの入力及び出力ピンに繋がったトランジスタについての特性値を論理ブロック特性値とみなすことを特徴とする特性値計算プログラムを記録した記録媒体が得られる。

[0020]

また、本発明によれば、入力ピン及び出力ピンを備える論理ブロックの入出力 ピン間の遅延値であるピン間遅延値と、当該論理ブロックの出力ピンに接続され た当該他の論理ブロックまでの遅延値である配線遅延値を、ホットキャリア効果 に起因する経年変化を考慮して計算する遅延計算プログラムを記録したコンピュ ータ読み取り可能な記録媒体において、ホットキャリア効果に起因する経年変化 を考慮しないでピン間遅延値及び配線遅延値を計算する第1の遅延値計算処理と 、入力ピン及び出力ピンに接続されたトランジスタの遅延劣化量を計算する遅延 劣化量計算処理と、第1の遅延値計算処理で計算されたピン間遅延値及び配線遅 延値を、遅延劣化量計算段階で計算された遅延劣化量で修正する第2の遅延値計 算処理とをコンピュータに実行させることを特徴とする特性値計算プログラムを 記録した記録媒体が得られる。

[0021]

また、本発明によれば、ホットキャリア効果に起因する経年変化を考慮して、入力ピン及び出力ピンを備える論理ブロックの入出力ピン間の遅延値であるピン間遅延値 T_{iopath_aged} と、当該論理ブロックの出力ピンに接続された当該他の論理ブロックまでの遅延値である配線遅延値 $T_{connect_aged}$ を計算する遅延計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、ピンに繋がれたトランジスタの負荷容量をC[pF]、ピンの入力波形なまりに依存する定数を α 、 β 、ピンに繋がれたトランジスタのチャネル幅を $W[\mu m]$ として、入力ピンのストレス量 S_{in} 及び出力ピンのストレス量 S_{out} を、次の式 1

[0022]

【数13】

$$S = \alpha \left(\frac{C}{W}\right)^{\beta} \quad \dots \neq 1$$

により求める処理と、ピンの物理構造に依存する定数を γ 、LSIの保証期間を τ [hour]、プロセスに依存する定数を ϵ_1 、 ϵ_2 、及び κ 、ピンの動作周波数を f_{in} [Hz]、絶対温度をT [K]として、入力ピンの遅延劣化量 δ_{in} [%]及び出力ピンの遅延劣化量 δ_{out} [%]を、次の式 2

【数14】

$$\delta = \gamma \times \left(\frac{\tau \times S \times f}{\varepsilon_1 \times e^{\kappa \times T}}\right)^{\frac{1}{\varepsilon_2}} \quad \dots \quad \pm 2$$

により求める処理と、ホットキャリア効果に起因する経年変化を考慮しない遅延計算方法により求めたピン間遅延値及び配線遅延値を T_{iopath_fresh} [ps]、 $T_{connect_fresh}$ [ps]、入力ピンから出力ピンまでの全遅延のうち入力段及び出力段が占める割合を λ_{in} 及び λ_{out} として、前記ピン間遅延値 T_{iopath_aged} 及び配線遅延値 $T_{connect_aged}$ を、次の式 3

[0024]

【数15】

$$T_{iopath_aged} = T_{iopath_fresh} \times \{1 + (\lambda_{in} \times \delta_{in} + \lambda_{out} \times \delta_{out})\}$$
 · · · 式3

及び次の式4

[0025]

【数16】

$$T_{connect_aged} = T_{connect_fresh} \times \{1 + (\lambda_{out} \times \delta_{out})\}$$
 ••• \$\pi 4\$

により求める処理とをコンピュータに実行させることを特徴とする特性値計算プログラムを記録した記録媒体が得られる。

[0026]

また、本発明によれば、ホットキャリア効果に起因する経年変化を考慮して、 複数の論理ブロックにより構成される論理レベル回路の遅延値を計算する遅延値 計算プログラムを記録したコンピュータ読み取り可能な記録媒体において、上述 の遅延値計算プログラムにより、論理レベル回路を構成する全ての論理ブロック の遅延値を計算する処理と、全ての論理ブロックの遅延値から論理レベル回路の 遅延値を求める処理とをコンピュータに実行させることを特徴とする特性値計算 プログラムを記録した記録媒体が得られる。

[0027]

【発明の実施の形態】

(1) 第1の実施の形態

本発明の第1の実施の形態である論理ブロック100の遅延計算方法について、図1を参照して説明する。図1は、論理ブロック100の内部の回路とその周辺情報並びにピン間遅延値101及び配線遅延値102の関係を示している。

[0028]

ホットエレクトロン効果によってNチャネル(以下Nchと記す)トランジスタが劣化を受ける。Nchトランジスタは論理ブロック中の多くの個所に使用されるが、論理ブロック内部の?で示した部分に使用される場合は、トランジスタ間の距離が短いため波形なまりや負荷容量が小さい状態で使用される。逆に、入力ピンと出力ピンに直接繋がるNchトランジスタTrlllとTrl21(図中太線で示す)は、論理回路の配置配線設計の結果として大きな波形なまりや負荷容量に晒される可能性が高い。従って、NchトランジスタTrlllとTrl21だけを対象に、ホットエレクトロン効果の影響を計算する方法が効率的である。

[0029]

論理レベル回路における最小単位は論理ブロックであるため、計算に必要な内部のトランジスタなどの情報は、論理ブロック単位の素子情報として独立して有する必要がある。従って、ブロック内部の回路に起因するような負荷容量112や波形なまり114の情報、Nchトランジスタのサイズの情報や遅延劣化量計算のための係数などを、入出力ピンの素子情報として格納する。これらの値と、論理レベル回路の計算で得られる、周波数113及び123、波形なまり114及び124から、入力ピン側のTr111と出力ピン側のTr121の遅延劣化量を計算することができる。

[0030]

入力ピンの遅延劣化量 δ_{in} (%) は、次の式 5 により求める。

[0031]

【数17】

$$\delta_{in} = \gamma_{in} \times \left(\frac{\tau_{ac} \times S_{in} \times f_{in}}{\varepsilon_1 \times e^{\kappa \times T}}\right)^{\frac{1}{\varepsilon_2}} \quad \dots \ddagger 5$$

ここで、 γ_{in} は入力ピンの物理構造に依存する定数、 τ_{ac} はLSIの保証期間(hour)、 S_{in} は入力ピンのストレス量、 f_{in} は入力ピンの周波数(Hz)、 ϵ_1 、 ϵ_2 、及び κ はプロセスに依存する定数、 T は絶対温度(K)を表す。上記の S_{in} は次の式 6 により求める。

[0032]

【数18】

$$S_{in} = \alpha \left(\frac{C_{in}}{W_{in}}\right)^{\beta}$$
 ··· = ₹6

ここで、 C_{in} は入力ピンのトランジスタの負荷容量(pF)、 α 、 β は入力ピンの入力波形なまりに依存する定数、 W_{in} は入力ピンのNch トランジスタのW値(μ m)を表す。

[0033]

出力ピンの遅延劣化量 δ_{out} (%) は、次の式 7 により求める。

[0034]

【数19】

$$\delta_{out} = \gamma_{out} \times \left(\frac{\tau_{ac} \times S_{out} \times f_{out}}{\varepsilon_1 \times e^{\kappa \times T}} \right)^{\frac{1}{\varepsilon_2}} \quad - \pm 7$$

ここで、 γ_{out} は出力ピンの物理構造に依存する定数、 S_{out} は出力ピンのストレス量、 f_{out} は出力ピンの周波数(Hz)である。上記の S_{out} は次の式 8 により求める。

[0035]

【数20】

$$S_{out} = \alpha \left(\frac{C_{out}}{W_{out}} \right)^{\beta} \quad \cdots \quad \pm 8$$

ここで、 C_{out} は出力ピンのトランジスタの負荷容量(pF)、 α 、 β は出力ピンの入力波形なまりに依存する定数、 W_{out} は出力ピンのNch トランジスタのW値(μ m)である。

[0036]

ホットエレクトロン効果による遅延劣化量を、ピン間遅延値および配線遅延値に反映させる場合、入力ピン側のTr1の遅延劣化量はピン間遅延値に、出力ピン側のTr2の遅延劣化量はピン間遅延値と配線遅延値の双方に影響を与える。従って、これら各々を係数を伴う式で演算することにより、ホットエレクトロン効果を考慮した遅延計算を実現することができる。遅延劣化量を考慮したピン間遅延値 T_{topath_aged} (p_s)、遅延劣化量を考慮した配線遅延値 $T_{connect_aged}$ (p_s) は、次の式3及び式4により求める。

[0037]

【数21】

[0038]

【数22】

$$T_{connect\ aged} = T_{connect\ fresh} \times \{1 + (\lambda_{out} \times \delta_{out})\}$$
 ... ± 4

ここで λ_{in} 及び λ_{out} は入力ピンから出力ピンまでの全遅延のうちそれぞれ入力 段及び出力段が占める割合を示す。 [0039]

(2) 第2の実施の形態

本発明の第2の実施の形態である遅延計算方法200について図2を参照して 説明する。遅延計算方法200は、論理ブロックにより構成される論理レベル回 路の遅延計算方法である。

[0040]

論理レベル回路を構成する論理ブロックのひとつに着目し、ブロック外部の素子に関する情報である入力ピン情報202と、経過年数情報203と、ブロック内部の素子に関する情報である入力ピン素子情報204を基に、その論理ブロックの入力ピンに接続されたNchトランジスタで生じる遅延劣化量を計算する遅延劣化量計算205を行う。ここで入力ピン情報202は論理レベル回路の計算で得られる回路情報201のうち入力ピンに関する情報である。また、入力ピン素子情報204は論理ブロック内部に関する情報である。

[0041]

同様に、経過年数情報203と、ブロック外部の素子に関する情報である出力 ピン情報206と、ブロック内部の素子に関する情報である出力ピン素子情報2 07を基に、その論理ブロックの出力ピンに接続されたNchトランジスタで生 じる遅延劣化量を計算する遅延劣化量計算208を行う。ここで出力ピン情報2 06は論理レベル回路の計算で得られる回路情報201のうち出力ピンに関する 情報である。また、出力ピン素子情報207は論理ブロック内部に関する情報で ある。

[0042]

遅延劣化量計算205及び208の結果を基に、ピン間遅延計算209を実行する。また、遅延劣化量計算208の結果を基に、配線遅延計算210を実行して遅延計算結果211を得る。

[0043]

(3) 第3の実施の形態

本発明の第3の実施の形態である遅延計算方法300について図3を参照して 説明する。図3は、ホットエレクトロン効果による遅延値の経年変化を考慮した 、論理レベル回路の遅延計算方法を説明する図である。

[0044]

最初に、論理レベル回路301に関する情報から、遅延計算302と動作周波数計算303を行う。

[0045]

遅延計算302は、ホットエレクトロン効果を考慮しない旧来からの遅延計算手法であり、論理レベル回路中の各論理ブロックについて、入力ピンの波形なまり、出力ピンの負荷容量、ピン間遅延値、配線遅延値を計算する。一方、動作周波数計算303は、確率伝播手法による周波数計算手法であり、論理レベル回路中の各論理ブロックについて、各ピンの動作周波数を計算する。

[0046]

遅延計算302及び動作周波数計算303の計算結果は、言い換えると、入力 ピン情報302、出力ピン情報305、及びピン間・配線遅延値306となる。

[0047]

ここで、入力ピン情報302は入力ピンの波形なまりと動作周波数である。出力ピン情報305は出力ピンの負荷容量と動作周波数である。また、ピン間・配線遅延値306はピン間遅延値及び配線遅延値である。

[0048]

これらのうちの入力ピン情報304及び出力ピン情報305に加え、入力ピン素子情報307及び出力ピン素子情報308を用いて、遅延劣化量計算309及び310を行う。

[0049]

入力ピン素子情報307は論理ブロック内部に関する情報であり、ここでは、 入力ピンに接続されたNchトランジスタのチャネルの幅を表すW値等のように 、式5及び6に用いる諸係数等を表す。同様に、出力ピン素子情報308は式7 及び8に用いる諸係数等を表す。

[0050]

遅延劣化計算309及び310は入出力の各ピンについて、入力波形なまり、 出力負荷容量、動作周波数、Nchトランジスタサイズから、遅延劣化量の計算 式を用いて遅延劣化量を計算する。

[0051]

入力ピンの遅延劣化量計算309は、遅延計算302で得られた入力ピンの波形なまりと、動作周波数計算303で得られた動作周波数と、入力ピン素子情報307から得られた入力ピンのNchトランジスタサイズおよび係数を用いて、入力ピンの遅延劣化量を計算する(式5及び6)。

[0052]

出力ピンの遅延劣化量計算310は、遅延計算302で得られた出力ピンの負荷容量と、動作周波数計算303で得られた動作周波数と、出力ピン素子情報308から得られた出力ピンのNchトランジスタサイズおよび係数を用いて、出力ピンの遅延劣化量を計算する(式7及び8)。

[0053]

遅延劣化量計算309及び310の後で、入出力ピンの遅延劣化量からピン間 遅延値変化量311を求め、出力ピンの遅延劣化量から配線遅延値変化量312 を求める。

[0054]

遅延値修正313は、遅延計算302で得られたピン間・配線遅延値306を 、ピン間遅延値変化量311及び配線遅延値変化量312で修正し(数3及び4)、最終的に遅延計算結果314を得る。

[0055]

(4) 数式の導出過程等

以上の説明で用いた式1~4の導出過程等を説明する。尚、式5及び7は式2 から、式6及び8は式1からそれぞれ直接に求められるので、ここでの説明は省 略する。

[0056]

(A) 式2の導出過程

MOSトランジスタのホットキャリアによる劣化は、DCストレス時間 t_{dc}に関して指数関数的に進行する。劣化度をDとすると、Dは次の式 9 で表される。

[0057]

【数23】

$$D = (A \times t_{dc})^n \quad \cdots 式9$$

ここで、n及びAはプロセス及びバイアスで決まる値である。

[0058]

また、劣化度Dはドレイン電流 I_{ds} や相互コンダクタンス g_m を用いて次の式 10 及び 11 で表される。

[0059]

【数24】

$$D = \frac{I_{ds} - I_{ds0}}{I_{ds0}} = \Delta I_{ds} \quad \cdots \Rightarrow 10$$

$$= \frac{g_m - g_{m0}}{g_{m0}} = \Delta g_m \quad \cdots \Rightarrow 11$$

更に、劣化度Dは基板電流 I subを用いて次の式12で表される。

[0060]

【数25】

$$D = \left\{ \frac{I_{ds}}{B \times W} \times \left(\frac{I_{sub}}{I_{ds}} \right)^m \times t_{dc} \right\}^n \quad \dots \neq 12$$

ここで、Wはトランジスタの幅、B及びmはプロセス及びバイアスで決まる値である。尚、式12はC. Hu等が提案した式である (C. Hu等 IEEE Transaction on Electron Devices Vol. ED-32, No. 2, pp375, 1985)。

[0061]

このとき、次の式13

[0062]

【数26】

$$age = \frac{I_{ds}}{B \times W} \left(\frac{I_{sub}}{I_{ds}}\right)^m \times t \quad \cdots \neq 13$$

を定義すると、DCバイアスストレス下では、次の式14

[0063]

【数27】

$$ageDC(t_{dc}) = \frac{I_{ds}}{B \times W} \left(\frac{I_{sub}}{I_{ds}}\right)^m \times t_{dc} \quad \cdots \Rightarrow 14$$

ACバイアスストレス下では、次の式15

[0064]

【数28】

$$ageAC(t_{ac}) = \int_0^{t_{ac}} \frac{I_{ds}}{B \times W} \times \left(\frac{I_{sub}}{I_{ds}}\right)^m dt \quad \cdots \neq 15$$

と表される。更に、ACバイアスが周期Tの繰り返し波形のとき、式15は次の式16

[0065]

【数29】

$$ageAC(t_{ac}) = \frac{t_{ac}}{T} \int_0^T \frac{I_{ds}}{B \times W} \left(\frac{I_{sub}}{I_{ds}}\right)^m dt \quad \cdots \Rightarrow 16$$

と変形できる。

[0066]

DCストレスとACストレスが等しくなる条件より、次の式17が成り立つ。

[0067]

【数30】

$$ageDC(t_{dc}) = ageAC(t_{ac})$$
 …式17

式17に式14及び式16を代入して整理すると、次の式18及び式19が得られる。

[0068]

【数31】

$$R = \frac{t_{dc}}{t_{ac}} = \frac{\frac{1}{T} \int_0^T \frac{I_{ds}}{B \times W} \left(\frac{I_{sub}}{I_{ds}}\right)^m dt}{\left|\frac{I_{ds}}{B \times W} \left(\frac{I_{sub}}{I_{ds}}\right)^m\right|_{dc}} \quad \dots \quad \text{ at 18}$$

$$=S \times f$$
 ···式19

但し、f = 1 / Tである。

[0069]

インバータのように、入力信号の電位が $0 \to V_{DD}$ 又は $V_{DD} \to 0$ に変化し、それに伴い出力信号が $V_{DD} \to 0$ 又は $0 \to V_{DD}$ に変化する回路を考えるとき、次の式 20 のようになる。

[0070]

【数32】

即ち、入出力信号が遷移中のみストレスが加わり、入出力が0又は V_{DD} の時のス

トレスは無視できる。よって、式190Sは入出力が $0-V_{DD}$ 間でフル振動する範囲では、周波数に依存しない。

[0071]

[0072]

【数33】

$$t_{pd} = a \times \frac{C}{K_n} \quad \cdots \quad \exists 21$$

ここで移動度を μ_n 、ゲート酸化膜容量を C_{ox} 、ゲート幅をW、ゲート長をLとするとき、 K_n は次の式 2 2 で表される。

[0073]

【数34】

$$K_n = \mu_n \times C_{OX} \times \frac{W}{L}$$
 ... ± 22

ホットキャリア劣化により、N c h hランジスタの K_n が ΔK_n だけ減少した時、 t_{pd} が δ だけ増加したとすると、次の式23が成り立つ。

[0074]

【数35】

$$\delta = a \times \frac{C}{K_n} \times \Delta K_n \qquad \cdots \equiv 23$$

$$\propto \Delta K_n$$

式9より、 ΔK_n は次の式24で表される。

[0075]

【数36】

$$\Delta K_n = (A \times t_{dc})^n \quad \cdots \quad \exists 24$$

式23より、 $\delta = \gamma \Delta K_n$ とすると次の式25となる。

[0076]

【数37】

$$\frac{1}{\gamma} \times \delta = (A \times t_{dc})^n \quad \cdots \quad \exists 25$$

式19及び25から、次の式26が得られる。

[0077]

【数38】

$$\delta = \gamma \times (A \times S \times f \times t_{ac})^n$$
 ··· 式26

Aは温度に依存するパラメータであり、実測データから例えば次の式27のように表すことができる。

[0078]

【数39】

$$A \propto e^{-\kappa \times T}$$
 ···式27

ここで、A、tac、nを次の式28のように置く。

[0079]

【数40】

$$\begin{cases} A = \frac{1}{\varepsilon_1 \times e^{(\kappa \times T)}} \\ t_{ac} = \tau \end{cases} \quad \overrightarrow{\text{xt}} = 28$$

$$n = \frac{1}{\varepsilon_2}$$

すると、式2を得ることができる。

[0080]

【数41】

$$\delta = \gamma \times \left(\frac{\tau \times S \times f}{\varepsilon_1 \times e^{\kappa \times T}}\right)^{\frac{1}{\varepsilon_2}} \quad \dots \quad \pm 2$$

(B) 式1の導出過程

ストレスSは負荷容量CとトランジスタのW(Nch及びPchトランジスタのいずれか一方又は両方)の比C/Wと、ピンの入力信号の立ち上がり及び立ち下がり時間 T_r 及び T_f とに依存し、次の式29で表される。

【数42】

$$S = F(C/W, T_r, T_f)$$
 …式29

Sは例えばある回路でC/W、 T_r 、 T_f を変えてS P I C E 等の回路シミュレータ等により次の式 3 0 を計算することにより得られる。

[0082]

【数43】

$$S = \frac{\int_0^T \frac{I_{ds}}{B \times W_n} \times \left(\frac{I_{sub}}{I_{ds}}\right)^m dt}{\left|\frac{I_{ds}}{B \times W} \times \left(\frac{I_{sub}}{I_{ds}}\right)^m\right|_{dc}} \quad \dots \neq 30$$

式30で得られたSをC/Wの関数で近似すると例えば式1となる。

[0083]

【数44】

$$S = \alpha \left(\frac{C}{W}\right)^{\beta} \quad \dots \neq 1$$

但し、 α 、 β は回路構成とTr、 T_f に依存する定数である。

[0084]

(C) 式3及び4について

図5のように遅延値が等しいインバータ3段で構成される論理ブロックにおいて、入力がL→Hの時のλは次の式31で表される。

[0085]

【数45】

$$\begin{cases} \lambda_{in} = \frac{1}{3} \\ \lambda_{out} = \frac{1}{3} \end{cases} \dots \sharp 31$$

入力がH→Lの時のλは次の式32で表される。

[0086]

【数46】

$$\begin{cases} \lambda_{in} = 0 \\ \lambda_{out} = 0 \end{cases} \longrightarrow \vec{x} 32$$

図5と同様に、遅延値が等しいインバータ4段において、入力がL→Hの時の 1は式33で表される。

【数47】

$$\begin{cases} \lambda_{in} = \frac{1}{4} & \dots \\ \lambda_{out} = 0 \end{cases}$$

入力がH→Lの時のλは次の式34で表される。

【数48】

$$\begin{cases} \lambda_{in} = 0 \\ \lambda_{out} = \frac{1}{4} \end{cases} \cdots \vec{x} 34$$

以上、本発明を実施の形態に基づいて説明したが、本発明はこれに限定される ものではなく、当業者の通常の知識の範囲内でその変更や改良が可能であること は勿論である。

[0089]

【発明の効果】

論理回路におけるホットエレクトロン効果による遅延値の経年変化量は、入力 波形なまりが大きいトランジスタおよび出力負荷容量が大きいトランジスタで顕 著となる。

[0090]

論理ブロック内の論理回路はあらかじめLSI上で小さな面積上に配置配線されるため、ブロック内部では入力波形なまりや出力負荷容量が大きくならない。

これに対して論理ブロックの入出力ピンと繋がるトランジスタの場合、他のブロックとの距離や配線の長さは配置配線ツールによって決定されるため、入力ピンについては入力波形なまりが、出力ピンについては出力負荷容量が大きくなる傾向にある。

[0091]

従って、論理回路におけるホットエレクトロン効果による遅延値の経年変化量は、本発明の遅延計算のように、その論理ブロックの入出力ピンに着目することで、十分な精度の計算が可能となる。

[0092]

即ち、本発明によれば、ホットエレクトロン効果による遅延値の経年変化を考慮した遅延計算を実行する際に、入力ピンと出力ピンの遅延値の経年変化量を用いて、パス遅延計算およびネット遅延計算を行うことにより、高精度でありながら計算量を少なく抑えた遅延計算を行うことができる。このようにして計算されたパス遅延値およびネット遅延値は、回路シミュレータや静的タイミング解析に直接利用できる。

【図面の簡単な説明】

【図1】

論理ブロック内部の回路とその周辺情報並びにピン間遅延値及び配線遅延値の 関係を示す図である。

【図2】

論理ブロックにより構成される論理レベル回路の遅延計算方法である遅延計算 方法200を説明する図である。

【図3】

ホットエレクトロン効果による遅延値の経年変化を考慮した、論理レベル回路 の遅延計算方法を説明する図である。

【図4】

インバータの入力がLからHに変化したときの伝搬速度 t_{pd} を説明する図である。

【図5】

インバータ3段で構成される論理ブロックの遅延値を説明する図である。

【図6】

遅延劣化量を考慮した従来の遅延計算方法600を説明する図である。


【符号の説明】

- 100 論理ブロック
- 101 ピン間遅延値
- 102 配線遅延値
- 111、121 Nchトランジスタ
- 112、122 負荷容量
- 113、123 周波数
- 114、124 波形なまり
- 200、300、600 遅延計算方法
- 201、601 回路情報
- 202、304、602 入力ピン情報
- 203、603 経過年数情報
- 204、307、604 入力ピン素子情報
- 205、208、309、310、605 遅延劣化量計算
- 206、305 出力ピン情報
- 207、308 出力ピン素子情報
- 209 ピン間遅延計算
- 210、606 配線遅延計算
- 211、314、607 遅延計算結果
- 301 論理レベル回路
- 302 遅延計算
- 303 動作周波数計算
- 306 ピン間・配線遅延値
- 311 ピン間遅延値変化量
- 3 1 2 配線遅延値変化量
- 313 遅延値修正


【書類名】

図面


【図1】



【図2】




【図3】




遅延計算方法 300


【図4】



【図5】



【図6】



【書類名】 要約書

【要約】

【課題】 ホットエレクトロン効果による遅延値の経年変化を考慮した遅延計算において、少ない計算量で高い精度の遅延計算を行うことができる遅延計算方法 及び遅延計算プログラムを記録した記録媒体を提供すること。

【解決手段】 ホットキャリア効果に起因する経年変化を考慮してピン間遅延値及び配線遅延値を計算する遅延計算方法において、ホットキャリア効果に起因する経年変化を考慮しないでピン間遅延値及び配線遅延値を計算する第1の遅延値計算段階と、入力ピン及び出力ピンに接続されたトランジスタの遅延劣化量を計算する遅延劣化量計算段階と、第1の遅延値計算段階で計算されたピン間遅延値及び配線遅延値を、遅延劣化量計算段階で計算された遅延劣化量で修正する第2の遅延値計算段階とを含むことを特徴とする遅延計算方法を提供する。

【選択図】 図1

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000004237

【住所又は居所】 東京都港区芝五丁目7番1号

【氏名又は名称】 日本電気株式会社

【代理人】

申請人

【識別番号】 100071272

【住所又は居所】 東京都港区西新橋1-4-10 第3森ビル 後藤

池田特許事務所

【氏名又は名称】 後藤 洋介

【選任した代理人】

【識別番号】 100077838

【住所又は居所】 東京都港区西新橋1-4-10 第3森ビル 後藤

池田特許事務所

【氏名又は名称】 池田 憲保

【選任した代理人】

【識別番号】 100058413

【住所又は居所】 東京都港区西新橋1-4-10 第三森ビル 後藤

池田特許事務所

【氏名又は名称】 芦田 坦

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社